Es wurden 40 Produkte zu dem Suchbegriff software implementierung in 4 Shops gefunden:

Diplomarbeit aus dem Jahr 2008 im Fachbereich Ingenieurwissenschaften - Nachrichtentechnik / Kommunikationstechnik, Note: 1,7, Fachhochschule Köln (Institut für Nachrichtentechnik), 19 Quellen im Literaturverzeichnis, Sprache: Deutsch, Abstract: Für ein vorhandenes Board mit ADC/FPGA soll eine FPGA-Konfiguration entwickelt werden, mit der die Amplituden von RF-Störungen bestimmt werden könen. Hierbei handelt es sich dabei um ein Software Defined Radio (SDR). Es soll ein Datenpfad entwickelt werden, der die folgenden Komponenten enthält: Synthese von Sinus/Cosinus Paaren mit einstellbarer Frequenz. Es muss alle 8ns ein neuer Wert berechnet werden. - Multiplikation der ADC-Daten mit dem Sinus/Cosinus Paar.(Mischung) - CIC-Tiefpassfilterung des Ergebnisses mit einstellbarer Bandbreite bis 9 KHz. Auswertung der gefilterten Signale . Dies kann einschließen: - Darstellung der Wellenform im Zeitbereich. - Demodulation anderer Modulationsverfahren.

Diplomarbeit aus dem Jahr 2008 im Fachbereich Elektrotechnik, Note: 1,7, Fachhochschule Köln (Institut für Nachrichtentechnik), Veranstaltung: Diplomarbeit, 19 Quellen im Literaturverzeichnis, Sprache: Deutsch, Abstract: Ziel dieser Arbeit ist die Realisierung eines SDR (Software Defined Radio). Beim Software Defined Radio wird die Radiofrequenz mit einem Mixer auf eine niedrige Zwischenfrequenz umgesetzt. Diese Zwischenfrequenz wird mit Hilfe des Analog/Digital-Wandlers LTC2208 von Linear mit 16 Bit bei 133 MS/s digitalisiert. Die Demodulation erfolgt durch Software, und zwar mit zwei digitalen Mischern, die nichts anderes als Multiplikatoren sind. Das digitalisierte Signal wird mit den durch DDS erzeugten Sinus/Cosinus-Paaren multipliziert und anschließend mit zwei Bandfiltern gefiltert. Am Ende wird das Signal mit dem 18 Bit- Digital/Analog-Wandler LM4550 bei 48 MS/s wieder umgesetzt, um das Audiosignal an den Lautsprecher weiterzuleiten. Statt unterschiedlicher Demodulations-Hardware wird ein FPGA eingesetzt, um die Demodulation und weitere Zwischenfrequenz- und Niederfrequenz-Aufgaben wie AGC oder Denoising in Software auszuführen.

Der Elliptic Curve Digital Signature Algorithm (ECDSA) besteht aus zwei Modulen: einem Unterzeichnungsalgorithmus, der von einem Unterzeichner verwendet wird, und einem Verifizierungsalgorithmus, der von der Öffentlichkeit zur Überprüfung der Identität des Unterzeichners verwendet wird. Eine Person, die eine Nachricht digital signieren möchte, verwendet den Signieralgorithmus, der zunächst mit einer geeigneten Hash-Funktion (SHA-1) einen Message Digest (Hash) der Nachricht erstellt und dann den Message Digest mit dem privaten Schlüssel des Unterzeichners verschlüsselt. Die verschlüsselte Kurzfassung der Nachricht ist die "Digitale Signatur" des Absenders dieser Nachricht. Jeder kann mit Hilfe eines Verifizierungsalgorithmus überprüfen, ob diese "Digitale Signatur" authentisch ist oder nicht. Zunächst wird mit der identischen Hash-Funktion (SHA-1) ein Message Digest der Nachricht des Unterzeichners erstellt. Der Prüfer entschlüsselt dann die chiffrierte Hash-Ausgabe mit dem öffentlichen Schlüssel des Unterzeichners. Wenn die verschlüsselte Hash-Ausgabe und der vom Verifizierer erstellte Message Digest identisch sind, ist die Authentizität des Unterzeichners bewiesen. Während der Projektlaufzeit wurde ein Java-Anwendungsprogramm geschrieben, in dem die ECDSA-Funktionalität sowohl für die Unterzeichnung als auch für die Verifizierung bereitgestellt wird.

Es besteht ein allgemeiner Konsens darüber, dass in den kommenden Jahren mehr und mehr Internet-Geräte eingebettet und nicht PC-orientiert sein werden. Eine dieser Vorhersagen ist, dass bis 2020 95 % der mit dem Internet verbundenen Geräte keine Computer sein werden, sondern eingebettete Internet-Geräte.Ein Hardware-TCP/IP-Stack hat einige Vorteile. Erstens laufen die meisten hardwarebasierten Stacks mit annähernd Leitungsgeschwindigkeit und kapseln und strippen Datenströme im laufenden Betrieb. Dadurch wird es immer schwieriger, einen Denial-of-Service-Angriff auszuführen, und es ist fast unmöglich, bösartigen Code auszuführen, der die Prinzipien von Pufferüberläufen usw. nutzt. Da es sich jedoch um Hardware handelt, ist ein Upgrade schwierig, wenn kleine Macken gefunden werden, die beispielsweise SYN-Angriffe ermöglichen. Das Buch konzentriert sich auf die Implementierung des TCP/IP-Stacks in Hardwareform mit Systemgenerator und FPGA.

Dieses Buch dient als Schritt-für-Schritt-Anleitung für die Segmentierung von Farbbildern und zur detaillierten Untersuchung des Bildsegmentierungsprozesses. Außerdem kann man sein Forschungsprojekt über Bildsegmentierung durchführen. In diesem Buch wird eine ausführliche Literatur über bestehende Ansätze kritisch analysiert und verglichen. Es wird eine gründliche Analyse der graphbasierten Segmentierungsmethoden gezeigt. Später wird eine optimale Methode vorgeschlagen, bei der die verschiedenen wichtigen Prozesse wie Vorverarbeitung, Rauschentfernung, Beschleunigung, Zusammenführung und Kennzeichnung segmentierter Bilder durchgeführt werden. Die Ergebnisse werden anhand verschiedener Leistungsbewertungsparameter wie Ausführungszeit, Leistungsverhältnis, PSNR, Präzision und Wiedererkennung bewertet und verglichen. Wir haben die MATLAB-Codes für jeden einzelnen Schritt zur Verfügung gestellt. Diese Arbeit wurde über 18000 Mal gelesen und über 90 Mal zitiert.

Cisco 10GBASE-LR SFP-Modul für 10-Gigabit-Ethernet-Implementierungen (SFP-10G-LR=)

Cisco 10GBASE-LRM SFP-Modul für 10-Gigabit-Ethernet-Implementierungen (SFP-10G-LRM=)

Mit der zunehmenden Integration von Bauelementen und der wachsenden Komplexität mikroelektronischer Schaltungen sind Verlustleistung, Verzögerung und Fläche zum vorrangigen Entwicklungsziel geworden. Der Ausfall von Schaltungen mit hohem Stromverbrauch hängt mit der zunehmenden Beliebtheit von tragbaren elektronischen Geräten zusammen. Laptop-Computer, Pager, tragbare Videoplayer und Mobiltelefone verwenden alle Batterien als Stromquelle, die naturgemäß nur eine begrenzte Betriebszeit haben, bevor sie wieder aufgeladen werden müssen. Um die Batterielebensdauer zu verlängern, ist ein stromsparender Betrieb in integrierten Schaltungen wünschenswert. Darüber hinaus erfordern aufeinanderfolgende Generationen von Anwendungen oft eine höhere Rechenleistung, was wiederum höhere Anforderungen an die Energiespeicherelemente im System stellt.Die Addition ist die grundlegendste arithmetische Operation, und der Addierer ist die wichtigste Komponente eines jeden digitalen Prozessors. Je nach den Anforderungen an Fläche, Verzögerung und Leistung sind in der Literatur verschiedene Addiererkonfigurationen wie Ripple-Carry, Carry-Look-Ahead, Carry-Skip und Carry-Select zu finden. Der Ripple-Carry-Addierer (RCA) ist der einfachste Addierer, hat aber die längste Verzögerung, da jeder Summenausgang auf den Carry-In von der vorherigen Addiererzelle warten muss.

Cisco 1000BASE-SX SFP-Modul für Gigabit-Ethernet-Implementierungen (GLC-SX-MMD=)

Cisco 1000BASE-ZX SFP-Modul für Gigabit-Ethernet-Implementierungen (GLC-ZX-SMD=)

Cisco 1000BASE- LX/LH SFP-Modul für Gigabit-Ethernet-Implementierungen (GLC-LH-SMD=)

Cisco 1000BASE-EX SFP-Modul für Gigabit-Ethernet-Implementierungen (GLC-EX-SMD=)

Cisco 10GBASE-SR S-Class SFP-Modul für 10-Gigabit-Ethernet-Implementierungen (SFP-10G-SR-S=)

Cisco 10GBASE-LR S-Class SFP-Modul für 10-Gigabit-Ethernet-Implementierungen (SFP-10G-LR-S=)

Dieses System basiert auf einem Gerät, das von einer Person zur täglichen Gesundheitsüberwachung verwendet werden kann. Das System zeigt Ergebnisse an, die auf der Erkennung von Elektroenzephalogramm- und Elektrokardiogramm-Wellen basieren, je nach der vom Benutzer verwendeten Alternative. Das Gerät generiert die Wellen von EKG und EEG. Das System bestimmt Normalität und Abnormalität auf der Grundlage der BPM-Welle, die mit der Elektrokardiogramm-Technik erkannt wird. Nach der Klassifizierung des EKG-Signals als normal und abnormal wird eine weitere Klassifizierung der Abnormalität vorgenommen. Anhand der abgelesenen Frequenz bestimmen wir den Geisteszustand in einem Elektroenzephalogramm. Ziel des Projekts ist es, ein intelligentes Vorverarbeitungswerkzeug zu entwickeln, das diese biomedizinischen Signale vorverarbeitet und die Merkmale extrahiert.

Lenovo - Implementierung (für bis zu 4 Knoten-Cluster) - Vor-Ort - für P/N: 7Z62CTO1WW, 7Z62CTO2WW, 7Z62CTO3WW, 7Z63CTO2WW, 7Z63CTO3WW, 7Z63CTO4WW, 7Z63CTO5WW